


PATENT  
29926/36988

JC868 U.S. PTO  
09/870253  
05/30/01

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Application of:	) I hereby certify that the documents
	) referred to as enclosed therewith are
<b>BAE et al.</b>	) being deposited with the United States
	) Postal Service on <b>May 30, 2001</b> , in an
Serial No: Not Yet Assigned	) envelope addressed to the
	) Commissioner for Patents,
Filed: <b>May 31, 2001</b>	) Washington, D.C. 20231 utilizing the
	) "Express Mail Post Office to
For: APPARATUS FOR	) Addressee" service of the United States
SUPPORTING	) Postal Service under Mailing Label No.
MICROPROCESSOR	) <b>EL827657693US.</b>
DEVELOPMENT SYSTEM	)
	)
Group Art Unit: Not Yet Assigned	) 
Examiner: Not Yet Assigned	) Mike Hauman

**TRANSMITTAL OF PRIORITY DOCUMENT**

Commissioner for Patents  
Washington, D.C. 20231


Sir:

Enclosed herewith is a certified copy of Korean Patent Application No. 2000-29682, filed May 31, 2000, upon which priority of the instant application is claimed under 35 U.S.C. §119.

Respectfully submitted,

MARSHALL, O'TOOLE, GERSTEIN,  
MURRAY & BORUN  
6300 Sears Tower  
233 South Wacker Drive  
Chicago, Illinois 60606-6402  
(312) 474-6300

By:

  
James A. Flight

Registration No.: 37,622

May 30, 2001

500858

<Priority Document Translation>



THE KOREAN INDUSTRIAL  
PROPERTY OFFICE

This is to certify that the following application  
annexed hereto is a true copy from the records of the  
Korean Industrial Property Office.

Application Number : 2000-29682 (Patent)

Date of Application : May 31, 2000

Applicant(s) : HYUNDAI ELECTRONICS INDUSTRIES CO., LTD.

October 30, 2000

COMMISSIONER

# 대한민국 특허청

## KOREAN INDUSTRIAL PROPERTY OFFICE

HA 63  
JC869 U.S. PRO  
09/870253  
05/30/01


별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto  
is a true copy from the records of the Korean Industrial  
Property Office.

출원번호 : 특허출원 2000년 제 29682 호  
Application Number

출원년월일 : 2000년 05월 31일  
Date of Application


출원인 : 현대전자산업주식회사  
Applicant(s)



2000 년 10 월 30 일

특 허 청

COMMISSIONER



【서류명】	특허출원서
【권리구분】	특허
【수신처】	특허청장
【참조번호】	0017
【제출일자】	2000.05.31
【발명의 명칭】	마이크로컨트롤러 개발 시스템을 지원하는 장치
【발명의 영문명칭】	Device supporting microcontroller development system
【출원인】	
【명칭】	현대전자산업주식회사
【출원인코드】	1-1998-004569-8
【대리인】	
【성명】	박해천
【대리인코드】	9-1998-000223-4
【포괄위임등록번호】	1999-008448-1
【대리인】	
【성명】	원석희
【대리인코드】	9-1998-000444-1
【포괄위임등록번호】	1999-008444-1
【발명자】	
【성명의 국문표기】	배종홍
【성명의 영문표기】	BAE, Jong Hong
【주민등록번호】	660915-1682911
【우편번호】	467-850
【주소】	경기도 이천시 대월면 사동리 현대전자사원아파트 108-10
【국적】	KR
【발명자】	
【성명의 국문표기】	유세진
【성명의 영문표기】	Y00, Se Jin
【주민등록번호】	750123-1229911
【우편번호】	456-820
【주소】	경기도 안성시 공도면 용두리 공도연립 가-202
【국적】	KR

## 【취지】

특허법 제42조의 규정에 의하여 위와 같이 출원합니다. 대  
리인 박해

천 (인) 대리인

원석희 (인)

## 【수수료】

【기본출원료】 17 면 29,000 원

【가산출원료】 0 면 0 원

【우선권주장료】 0 건 0 원

【심사청구료】 0 항 0 원

【합계】 29,000 원

## 【첨부서류】

1. 요약서·명세서(도면)\_1통

**【요약서】****【요약】**

본 발명은 반도체 집적회로의 마이크로컨트롤러 개발 시스템을 지원하는 장치에 관한 것으로, 개발 칩(Eva-chip) 없이 단일 칩만으로 MDS 개발을 지원할 수 있는 장치를 제공하는데 그 목적이 있다. 이를 위하여 본 발명은 마이크로컨트롤러 개발 시스템을 지원하는 장치에 있어서, 사용자가 개발하고자 하는 타겟 보드로부터 다수의 포트를 통하여 데이터를 입출력하고 제어신호를 입출력하여 MDS로 다수의 포트를 통하여 어드레스와 데이터를 전달하고 다수의 제어신호를 출력하는 MCU블럭; 및 상기 MCU블럭으로부터 다수의 데이터와 어드레스와 제어신호를 입력받아 레지스터를 저장되어 있는 데이터를 역세스하여 프로그램을 개발하기 위한 MDS를 포함하여 이루어진다.

**【대표도】**

도 5

**【색인어】**

MDS, MCU 칩, 입출력 블럭, SFR 블럭, 램(RAM) 블럭, 타겟 보드

**【명세서】****【발명의 명칭】**

마이크로컨트롤러 개발 시스템을 지원하는 장치{Device supporting microcontroller development system}

**【도면의 간단한 설명】**

도1은 종래기술의 이벨류에이션 칩을 이용한 MDS 지원 회로를 나타내는 블록도,  
도2는 본 발명의 내부 램에서의 데이터 라이트 타이밍을 나타낸 타이밍도,  
도3은 본 발명의 SFR에서의 데이터 라이트 타이밍을 나타내는 타이밍도,  
도4는 본 발명의 입출력 포트에서의 데이터 라이트 타이밍을 나타내는 타이밍도,  
도5는 본 발명의 MDS 지원 회로의 상세한 블록도,  
도6은 MCU 입출력 포트의 구성을 나타내는 블록도,  
도7은 입출력 블록의 상세한 블록도,

**\* 도면의 주요부분에 대한 부호의 설명 \***

501 : MCU 칩	502 : 입출력 블록
511 : SFR 블록	512 : 램(RAM) 블록
513 : 호스트 인터페이스 블록	

【발명의 상세한 설명】

【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

- <12> 본 발명은 반도체 집적회로에 관한 것으로, 특히 이벨류에이션 칩(Eva-Chip)을 사용하지 않고 마이크로프로세서 개발 시스템(Microprocessor Development System, 이하 MDS라 칭함)을 지원하는 장치에 관한 것이다.
- <13> 일반적으로 마이크로컨트롤러 유닛(MCU)에 관련된 시스템을 개발하기 위해서 사용되는 MDS는 개발 목적에 적합한 추가의 이벨류에이션 칩(Eva-Chip)을 요구한다. 이 이벨류에이션 칩은 마이크로컨트롤러 유닛(MCU : Microcontroller Unit, 이하 MCU라 칭함)의 프로그램 롬(ROM)에 이식될 프로그램을 외부의 롬(ROM) 혹은 램(RAM)에서 페치(fetch)하는 것을 가능하게 하고, 개발자가 마이크로컨트롤러 내부의 데이터 상태를 알 수 있도록 함으로써 쉽게 디버깅(Debugging)할 수 있도록 해 준다.
- <14> 도1은 종래기술의 이벨류에이션 칩을 이용한 MDS 지원 회로를 나타내는 블록도이다.
- <15> 상기 도1을 참조하면, 종래기술의 MDS 지원회로는 개발을 목적으로하는 타겟(Target) 시스템(100)으로부터 인터페이스를 위한 포트신호(Ports)와 제어신호를 입력받아 MDS로부터 프로그램 코드를 페치(fetch)하고 램(RAM)과 롬(ROM)과 특수 기능 레지스터(SFR : Special Function Register, 이하 SFR이라 칭함)의 어드레스와 데이터를 생성하기 위한 MCU(Microcontroller Unit) 개발 칩(Eva-chip)(110)과, 상기 MCU 개발 칩으로부터 램(RAM)과 롬(ROM)과 SFR의 어드레스와 데이터를 입력받고 MCU와 MDS의 동기를 맞



추가 위해서 내부 클럭(internal clock)을 입력받아 프로그램 코드를 생성하기 위한 MDS(120)를 구비한다.

- <16> 구체적으로, 상기 MDS는 램 블럭과 롬 블럭과 SFR 블럭과 호스트 인터페이스 블럭으로 구성되어 있으며 상기 램 블럭과 롬 블럭과 SFR 블럭은 호스트 인터페이스 블럭과 서로 신호를 주고 받는다.
- <17> 도1에서 도시된 바와 같이 종래 기술의 MDS 지원회로를 사용하면 입출력 신호와 제어 신호외에 MDS와의 인터페이스를 위해서 다수의 핀을 추가로 구현하여야 하며, 시스템이 개발된 후에는 개발 칩(Eva-chip)이 아닌 별도의 칩을 다시 개발해야 하는 문제가 발생한다. 따라서 이러한 개발 칩(Eva-chip)의 사용은 개발 기간이 지연되는 문제는 물론 비용면에서도 큰 부담이 되고 있다. 그러므로 추가의 개발 칩(Eva-chip)을 설계하지 않고도 단일 칩을 이용하여 MDS에서 요구되는 기능들을 효율적으로 지원해줄 수 있는 방법이 절실히 요구된다.

#### 【발명이 이루고자 하는 기술적 과제】

- <18> 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로써, 개발 칩(Eva-chip) 없이 단일 칩만으로 마이크로컨트롤러 개발 시스템(MDS)을 지원하는 장치를 제공하는데 그 목적이 있다.

#### 【발명의 구성 및 작용】

- <19> 상기 목적을 달성하기 위하여 본 발명의 마이크로컨트롤러 개발 시스템을 지원하는

장치는 마이크로컨트롤러 개발 시스템을 지원하는 장치에 있어서, 사용자가 개발하고자 하는 타겟 보드로부터 다수의 포트를 통하여 데이터를 입출력하고 제어신호를 입출력하여 MDS로 다수의 포트를 통하여 어드레스와 데이터를 전달하고 다수의 제어신호를 출력하는 MCU블럭; 및 상기 MCU블럭으로부터 다수의 데이터와 어드레스와 제어신호를 입력받아 레지스터를 저장되어 있는 데이터를 액세스하여 프로그램을 개발하기 위한 MDS를 포함하여 이루어진다.

<20>       상기와 같이 본 발명에서는 별도의 MDS 지원 핀(Pin)을 외부에 구현하지 않고 외부의 입출력 포트를 시간에 따라 선택할 수 있게 하여 외부 롬 코드 페치(ROM code fetch)와 MCU 내부 데이터 출력에 사용하는 포트로의 내부 버스 (IB2P : Internal Bus to Port) 스킴을 제안한다.

<21>       일반적으로 MCU는 한 명령 사이클 동안에 메모리 영역에 한번 라이트 동작을 수행한다. 따라서 입출력 포트를 시간에 따라 선택하는 것이 가능하며 후술되는 도2 내지 도4에서 이러한 입출력 포트에서의 데이터 타이밍을 보여주고 있다.

<22>       이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.

<23>       도2는 본 발명의 내부 램에서의 데이터 라이트 타이밍을 나타낸 타이밍도이다.

<24>       상기 도2를 참조하면, 포트0(PORT0)에서 프로그램 코드 로우 어드레스(PCL) 다음에

램 어드레스(RAMADDR)를 지정받게 되어 있고, 포트1(PORT1)에서 프로그램 코드 하이 어드레스(PCH) 다음에 램 데이터(RAMD)를 지정받게 되어 있다. 그리고 포트2의 7번째비트(PORT2.7)에서 논리 로우로 펄스가 뜨면 램 어드레스와 램 데이터를 동시에 페치(fetch)하여 라이트 할 수 있다.

- <25> 도3은 본 발명의 SFR에서의 데이터 라이트 타이밍을 나타내는 타이밍도이다.
- <26> 상기 도3을 참조하면, 포트0(PORT0)에서 프로그램 코드 로우 어드레스(PCL) 다음에 SFR 어드레스(SFRAB)를 지정받게 되어 있고, 포트1(PORT1)에서 프로그램 코드 하이 어드레스(PCH) 다음에 SFR 데이터(SFRDB)를 지정받게 되어 있다. 그리고 포트2의 6번째 비트(PORT2.6)에서 논리 로우 펄스가 뜨면 SFR 어드레스와 데이터를 동시에 페치하여 라이트 할 수 있다.
- <27> 도4는 본 발명의 입출력 포트에서의 데이터 라이트 타이밍을 나타내는 타이밍도이다.
- <28> 상기 도4를 참조하면, 롬 출력 활성화신호(ROMOEB)가 논리 로우로 활성화되었을 때 포트0(PORT0)에 프로그램 코드 로우 어드레스를 지정하고, 입출력포트읽기신호(IOPortRead)가 논리 하이 펄스로 뜨면 포트0(PORT0)에서는 입출력 어드레스(I/O Address)를 페치(fetch)하고 포트6(PORT6)에서는 포트 입력 데이터(PortDataIn)을 페치하여 동시에 라이트한다.
- <29> 상기 도2 내지 도4에서 알 수 있듯이, 롬(ROM)에서 프로그램 코드를 페치(fetch)/디코드(decode)하여 램(RAM)이나 SFR 영역에 데이터를 라이트하는 타이밍과 입출력 데이터를 처리하는 타이밍이 다르기 때문에, 이를 이용하면 입출력 포트(I/O Port)에서 데이

터를 시간적으로 선택하여 사용하는 것이 가능하며 개발 칩(Eva-chip) 없이도 단일 칩만으로 쉽게 시스템을 개발할 수 있게 된다.

- <30> 도5는 본 발명의 MDS 지원 회로의 상세한 블록도이다.
- <31> 상기 도5를 참조하면, 본 발명의 MDS 지원 회로는 사용자가 개발하고자 하는 타겟 보드(Target Board)(520)로부터 다수의 포트(PP0 내지 PP2, PP6, P3 내지 P5, P7)을 통하여 데이터를 입출력하고 제어신호(ctrl sig)를 입출력하여 MDS로 다수의 포트(P0, P1, P2.6, P2.7)를 통하여 어드레스와 데이터를 전달하고 다수의 제어신호를 출력하는 MCU블럭(500)과, 상기 MCU블럭으로부터 다수의 데이터와 어드레스와 제어신호를 입력받아 레지스터를 저장되어 있는 데이터를 액세스하여 프로그램을 개발하기 위한 MDS(510)를 구비한다.
- <32> 구체적으로, 상기 MCU블럭은 포트(P3 내지 P7)를 통하여 타겟 보드(520)로 데이터를 입출력하고 제어신호를 입출력하며 포트(P0, P1, P2.6, P2.7)를 통하여 MDS로 램(RAM) 어드레스와 SFR 어드레스 및 데이터를 전송하는 MCU 칩(501)과, 상기 포트(P0, P1)를 통하여 입출력 데이터를 입력받아서 타겟 보드에 데이터를 전달해주고 MCU로 입력되는 입출력 데이터를 제어해주는 입출력 블럭(502)을 구비한다.
- <33> 구체적으로, 상기 MDS(510)는 포트(P0, P1, P2.6)를 통하여 MCU 칩으로부터 SFR 어드레스와 데이터를 전달받고 호스트 인터페이스 블럭(513)으로부터 SFR 어드레스를 입력받아 샘플링(Sampling)하여 MDS로 출력하는 SFR 블럭과, 포트(P0, P1, P2.7)을 통하여 MCU 칩으로부터 램(RAM) 어드레스와 데이터를 전달받고 호스트 인터페이스 블럭(513)으로부터 램 데이터를 입력받아 샘플링(Sampling)하여 MDS로 출력하는 램(RAM) 블럭(512)과, 상기 SFR 블럭(511)과 램 블럭(512)으로부터 SFR 데이터와 램 데이터를 입력받아

MDS로 전달해 주기 위한 호스트 인터페이스 블록(513)을 구비한다.

<34> MCU 칩 내부에는 포트를 통하여 일반적인 데이터와 어드레스를 출력하기 위한 MCU 입출력 포트가 있다.

<35> 도6은 MCU 입출력 포트의 구성을 나타내는 블록도이다.

<36> 상기 도6을 참조하면, MCU 입출력 포트는 램 어드레스 및 SFR 어드레스와 프로그램 코드 로우 어드레스(PCL)를 입력받고 어드레스선택신호(addr\_sel)에 의해 제어되는 제1멀티플렉서(600)와, 상기 제1멀티플렉서(600)의 출력과 램 데이터 및 SFR 데이터를 입력받고 MDS테스트신호(TstEMDS)에 의해 제어되는 제2멀티플렉서(610)를 구비한다.

<37> 상기 도6에서 도시되어 있듯이 MCU 입출력 포트는 일반적인 입출력 데이터와 MDS를 지원하기 위한 데이터를 시간적으로 선택하기 위한 멀티플렉서 구조로 되어 있다. 이때 포트를 통해서 멀티플렉싱되는 데이터는 프로그램 코드 어드레스 및 데이터와 램(RAM) 어드레스 및 데이터와 SFR 어드레스 및 데이터이다. 그리고 각각의 데이터를 구별하고 샘플링하기 위한 별도의 제어신호가 다른 포트를 통하여 멀티플렉서를 제어하고 그 결과를 MDS로 출력한다.

<38> 도7은 상기 입출력 블록(502)의 상세한 블록도이다.

<39> 상기 도7을 참조하면, 입출력 블록(502)은 입출력 어드레스 또는 SFR 어드레스 (SFRAB)를 입력받아 포트를 통한 내부 어드레스를 디코딩하는 포트 데이터 디코더(700)와, 상기 포트 데이터 디코더(700)로부터의 출력신호와 SFR 데이터(SFRDB)를 입력받아서 출력단의 입출력을 제어하기 위한 입출력 제어부(710)와, 상기 포트 데이터 디코더(700)로부터 디코딩된 데이터와 SFR 데이터(SFRDB) 중에 하나를 선택하기 위한 제1멀티플렉서

(720)와, 상기 제1멀티플렉서(720)으로부터 선택되어진 데이터를 상기 입출력 제어부(710)의 제어를 받아 외부로 출력하기 위한 3상버퍼부(730)와, 상기 3상버퍼부(730)의 출력들(PP0, PP1, PP2, PP6)을 모아서 그 중 하나를 선택하여 내부 데이터 버스로 입력시키기 위한 제2멀티플렉서(740)를 구비한다.

<40> 입출력 블록(502)은 MCU 칩(501)에서 출력되는 입출력 데이터를 입력받아서 타겟 시스템에 전달해주고 MCU 칩(501)으로 입력되는 입출력 데이터를 제어해준다. 여기서 사용되는 입출력 포트에는 MDS와의 인터페이스를 위해 입출력 데이터가 아닌 내부 데이터가 실리게 되므로 실제 입출력 데이터는 SFR 데이터를 MCU 외부에서 디코딩하여 생성한다. 생성된 입출력 데이터는 타겟 시스템으로 전달되고, 반대로 타겟 시스템에서 MCU 칩(501)로 입력되는 입출력 데이터는 입출력 블록(500)을 거쳐서 여섯번째 포트(P6)으로 입력된다. 여섯번째 포트(P6)으로 입력된 입출력 데이터는 MCU 칩(501) 내부에서 입출력 어드레스에 따라서 해당되는 포트에 전달된다.

<41> 상기 램(RAM) 블록(512)과 SFR 블록(511)은 매트릭스(matrix) 형태의 레지스터 블록으로 되어 있다. MCU 칩에서 출력되는 어드레스와 내부 데이터를 입력받아서 할당된 레지스터 블록의 해당 어드레스에 저장하여 놓았다가 MDS로부터 어드레스가 입력되면 해당 어드레스에 저장되어 있는 데이터를 출력한다. 각 데이터는 해당 어드레스의 데이터 값이 갱신될 때마다 새로 라이트된다. 내부 클럭은 SFR 제어신호 및 램(RAM) 제어신호와 함께 MDS에 전달되며, 이상의 스킴(Scheme)을 구현하기 위해서는 총 4 개의 입출력 포트가 필요하다.

<42> 다음 표1은 본 발명에서 사용되는 포트로의 내부 버스 (IB2P : Internal Bus to Port) 스킴을 위한 포트의 사용을 정리한 것이다.

## &lt;43&gt; 【표 1】

포트	P0	P1	P2	P6	기능
*포트로의 내부 버스	PCL/ SFR 어드레스	PCH/ SFR 데이터	80H/ * 제어신호	롬 코드/ 포트 데이터	MDS 지원 모드 + 외부 코드 페

<44> \* 포트로의 내부 버스 : 외부 코드 페치 + MDS 지원

<45> \* 제어신호 : 램라이트신호(RAM\_WEB), SFR라이트신호(SFR\_WEB), 내부 클럭

(inter\_clk) : 램, SFR 어드레스/데이터 래치 신호 + 내부 클럭

<46> 본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

## 【발명의 효과】

<47> 상기와 같이 본 발명은 개발 칩(Eva-chip) 없이도 MDS를 지원하는 회로를 제안함으로써 개발 비용면에서 코스트를 줄일 수 있고 또한 개발 기간을 단축시킬 수 있도록 한다.

**【특허청구범위】****【청구항 1】**

마이크로컨트롤러 개발 시스템을 지원하는 장치에 있어서,

포트를 통하여 타겟 보드로 데이터를 입출력하고 제어신호를 입출력하며 포트를 통하여 MDS로 램 어드레스와 SFR 어드레스 및 데이터를 전송하는 MCU 칩; 및

상기 포트를 통하여 입출력 데이터를 입력받아서 타겟 보드에 데이터를 전달해주고 MCU로 입력되는 입출력 데이터를 제어해주는 입출력 블록

을 포함하여 이루어진 마이크로컨트롤러 개발 시스템을 지원하는 장치.

**【청구항 2】**

제 1 항에 있어서,

상기 입출력 블록은,

입출력 어드레스 또는 SFR 어드레스(SFRAB)를 입력받아 포트를 통한 내부 어드레스를 디코딩하는 포트 데이터 디코더;

상기 포트 데이터 디코더로부터의 출력신호와 SFR 데이터를 입력받아서 출력단의 입출력을 제어하기 위한 입출력 제어부;

상기 포트 데이터 디코더로부터 디코딩된 데이터와 SFR 데이터 중에 하나를 선택하기 위한 제1멀티플렉서;

상기 제1멀티플렉서로부터 선택되어진 데이터를 상기 입출력 제어부의 제어를 받아 외부로 출력하기 위한 3상버퍼부; 및



상기 3상버퍼부의 출력들을 모아서 그 중 하나를 선택하여 내부 데이터 버스로 입력시키기 위한 제2멀티플렉서를 포함하여 이루어진 마이크로컨트롤러 개발 시스템을 지원하는 장치.

### 【청구항 3】

제 1 항에 있어서,

상기 MCU 칩은 포트를 통하여 일반적인 데이터와 어드레스를 출력하기 위한 MCU 입출력 포트를 더 포함하는 것을 특징으로 하는 마이크로컨트롤러 개발 시스템을 지원하는 장치.

### 【청구항 4】

제 3 항에 있어서,

상기 MCU 입출력 포트는,


램 어드레스 및 SFR 어드레스와 프로그램 코드 로우 어드레스를 입력받고 어드레스 선택신호에 의해 제어되는 제1멀티플렉서; 및

상기 제1멀티플렉서의 출력과 램 데이터 및 SFR 데이터를 입력받고 MDS테스트신호에 의해 제어되는 제2멀티플렉서


를 포함하여 이루어진 마이크로컨트롤러 개발 시스템을 지원하는 장치.

## 【도면】


【도 1】



【도 2】




【도 3】



Timing diagram for the I/O port read sequence. The diagram shows four signals: ROMOE (Xout), PORT0, PORT6, and \*IOPortRead. ROMOE is high during the first and third clock cycles and low during the second and fourth. PORT0 outputs PCL during the first and third cycles. PORT6 outputs Port Data In during the second and fourth cycles. \*IOPortRead is high during the second and fourth cycles.

The diagram illustrates a system architecture. A host interface block (513) is connected to an MCU chip (501) via an MCU POD (510). The MCU chip (501) is connected to a target board (520) and a target PC (520). The MCU chip (501) includes an input/output block (502) and a RAM block (512). The MCU chip (501) is also connected to an MDS block (511) and a RAM block (512). The MCU chip (501) is connected to a target board (520) and a target PC (520). The MCU chip (501) is connected to a target board (520) and a target PC (520).

【도 6】



【도 7】

